PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-176989

(43) Date of publication of application: 02.07.1999

(51)Int.CI.

H01L 23/12 H01L 23/14 H01P 3/02

H01P 3/08

(21)Application number : **09-351965**

(71)Applicant: RICOH CO LTD

(22) Date of filing:

08.12.1997

(72)Inventor:


ADACHI KAZUHIKO


(54) DIELECTRIC SUBSTRATE AND HIGH FREQUENCY CIRCUIT USING THE SAME

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a dielectric structure whose connection with a semiconductor chip is easy and which does not deteriorate an effective dielectric constant, by forming an amorphous layer on the surface of a high resistance semiconductor substrate in the dielectric substrate of a hybrid-type integrated circuit.

SOLUTION: When Ar ions are injected on the surface of a silicon wafer 201 of not less than 1000 cmω, with the conditions of 150 keV, a dose of 2.E+15 (cm) and room temperature, an amorphous silicon layer 202 with the thickness of about 0.4 µm is formed on the surface of the semiconductor. Thus, a dielectric substrate where a coplanar line consisting of a center conductor 203 and a ground conductor 204 is formed as a transmission line is obtained with the process. When a dielectric constant (11.7) of the amorphous silicon layer 202 is predicted, it is about 20, and it is considered to be about 1.7 times as much as the dielectric constant (11.7) of crystal silicon. Since the effective dielectric constant of the dielectric substrate where SiN (ε = about 4) is stacked on silicon can be made higher than the silicon dielectric constant, a circuit scale can be miniaturized.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(11)特許出願公開番号

特開平11-176989

(43)公開日 平成11年(1999)7月2日


| (51) Int. C1. 6 H01L 23/12 23/14 H01P 3/02 3/08 | 識別記号 301 | F I H01L 23/12 301 Z H01P 3/02 3/08 H01L 23/14 S |
|---|-----------------|--|
| | | 審査請求 未請求 請求項の数10 FD (全6頁) |
| (21)出願番号 | 特願平9-351965 | (71)出願人 000006747 株式会社リコー |
| (22) 出願日 | 平成9年(1997)12月8日 | 東京都大田区中馬込1丁目3番6号 (72)発明者 安達 一彦 東京都大田区中馬込1丁目3番6号 株式 会社リコー内 |

(54) 【発明の名称】誘電体基板および誘電体基板を用いた高周波回路

(57)【要約】

【課題】 経済的に有利なシリコンを伝送線路用誘電体として使用する際に、半導体チップとの接続が容易で、 実効誘電率を低下させない誘電体構造とし、より高付加 価値のハイブリッド集積回路を実現する。

【解決手段】 化合物半導体上に高周波回路を形成し、他の伝送線路を高抵抗半導体(シリコン201)に形成するハイブリット型集積回路の誘電基板において、高抵抗半導体基板(シリコン201)の表面に非晶質シリコン層202を形成した。



【特許請求の範囲】

【請求項1】 化合物半導体上に高周波回路を形成し, 他の伝送線路を高抵抗半導体に形成するハイブリット型 集積回路の誘電基板において、前記高抵抗半導体基板の 表面に非晶質化層を形成したことを特徴とする誘電体基 板。

【請求項2】 高抵抗半導体基板の表面に非晶質化層に 形成し、該非晶質化層の表面に伝送線路を形成した誘電 体基板と, 少なくとも1つ以上の能動素子および受動素 子からなる集積回路と、を電気的に接続・形成した半導 10 体チップから構成されることを特徴とする誘電体基板を 用いた高周波回路。

【請求項3】 高抵抗半導体基板表面の一部に少なくと も1つ以上の能動素子および受動素子からなる集積回路 を形成し、前記集積回路以外の表面に非晶質化層を形成 し、該非晶質化層の表面に伝送線路を形成した誘電体基 板と, 少なくとも1つ以上の能動素子および受動素子か らなる集積回路と,を電気的に接続・形成した半導体チ ップから構成されることを特徴とする誘電体基板を用い た高周波回路。

【請求項4】 前記高抵抗半導体基板は,シリコンで構 成することを特徴とする請求項1に記載の誘電体基板。

【請求項5】 前記高抵抗半導体基板は、シリコンで構 成することを特徴とする請求項2または3に記載の誘電 体基板を用いた高周波回路。

前記誘電体基板と前記半導体チップ間を 【請求項6】 バンプ実装で電気的接続し、かつ前記誘電体基板と前記 半導体チップの伝送線路がコプレナ線路であることを特 徴とする請求項2または3に記載の誘電体基板を用いた 高周波回路。

【請求項7】 前記非晶質化層は,イオン注入法を用い て形成することを特徴とする請求項1に記載の誘電体基 板。

【請求項8】 前記非晶質化層は、イオン注入法を用い て形成することを特徴とする請求項2または3に記載の 誘電体基板を用いた高周波回路。

【請求項9】 前記非晶質化層の表面の誘電率が,前記 髙抵抗半導体基板に対して大きくすることを特徴とする 請求項1に記載の誘電体基板。

記高抵抗半導体基板に対して大きくすることを特徴とす る請求項2または3に記載の誘電体基板を用いた高周波 回路。

【発明の詳細な説明】

[0001]

【発明が属する技術分野】本発明は,マイクロ波および ミリ波集積回路用の誘電体基板および誘電体基板を用い た高周波回路に関し、より詳細には、高周波用ハイブリ ッド集積回路において,誘電率が高く,集積回路を作り 込むことが可能なシリコンを誘電体基板を使用すること 50

により、回路の小型化および低コスト化を実現する誘電 体基板を用いた高周波回路に関する。

[0002]

【従来の技術】近年,半導体プロセス技術はめざましく 進歩している。特に微細加工技術の進歩により、高速に 動作するトランジスタが開発されるようになってきてい る。たとえば、GaAa(ガリウムひ素)などの化合物 半導体においては電子の移動度がシリコンより速く、か つ、ヘテロ接合が可能でシリコンにはない電子物性が得 られることなどの理由から盛んに開発されている。特 に、ヘテロ接合を用いた化合物半導体の1種である高移 動度トランジスタ(HEMT: high electo ron mobility transistor) は、高速動作が可能で、遮断周波数は100GHz以上 で動作することが知られている。

【0003】これらの高速で動作するトランジスタを用 い,大容量の情報を高速で伝送するためにマイクロ波さ らにはミリ波帯での無線通信の研究が盛んに行われてい る。最近では、トランジスタと受動素子および伝送線路 を化合物半導体上に作り込んだMMIC(monoli thic microwave integrated circuit:マイクロ波モノシリック集積回路) が開発されるようになってきている。しかし、MMIC は,波長オーダーの伝送線路を用いた分布定数回路で構 成されるため、大きな面積が必要になり、コストが高く なるという経済性の面で不具合があった。

【0004】そこで、上記不具合を解消するために、受 動素子を安価なシリコン基板上に形成し、他方、高周波 回路はGaAs基板に作り込んだチップを接続した、い 30 わゆるハイブリッド型の半導体装置が、たとえば、特開 平6-29428号公報の『半導体装置』に開示されて いる。

【0005】この第1の従来技術としての特開平6-2 9428号公報の『半導体装置』では、シリコン基板上 にマイクロストリップ線路が形成されたポリイミドの絶 縁テープを装着し、高周波回路用チップを電気的に接続 した装置構成とすることで、安価なシリコン基板を使用 し、製造コストの低減を図っている。

【0006】また、上記の他に第2の従来技術としての 【請求項10】 前記非晶質化層の表面の誘電率が,前 40 特開平7-74285号公報の『半導体装置』が開示さ れている。この『半導体装置』は、高周波トランジスタ を含むコプレナ線路からなる高周波回路を化合物半導体 に形成し,他方,伝送線路は低コストのシリコン基板上 に誘電体層を挟んだマイクロストリップ線路を形成し、 両者をバンプ実装することで低コスト化を図っている。

> 【0007】さらに、第3の従来技術としての半導体装 置が, "A High-Performance W-Band Uniplanar Subharmoni cMixer", IEEE TRANSACTIONS ON MICROWAVE AND TECHNIQ

UES. VOL. 45. NO. 6. JUNE 1997 に開示されている。この半導体装置の構成を図5に示 す。

【0008】すなわち、図5において、高抵抗シリコン 基板1上にプラズマCVD法で堆積させたSiN膜12 上にコプレナ線路からなるバンドパスフィルター、オー プンおよびショートタブなど大面積が必要な受動素子が 形成され、その上にGaAsで作られたダイオードをフ リップチップを実装してなるサブ・ハーモニック・ミキ サが提案されている。なお、この半導体装置では、シリ 10 コンウェハー1とSiN膜12の界面にキャリア蓄積層 が形成され損失が増加するのを防ぐため、コプレナ線路 の中心導体3と接地導体4の間のSiN膜は除去されて いる。

[0009]

【発明が解決しようとする課題】しかしながら、上記に 示されるような第1および第2の従来技術にあっては、 シリコン基板上の伝送線路がマイクロストリップ線路で あるため、半導体チップと接続するにはシリコン基板上 の誘電体に貫通穴をあける必要があり、複雑なプロセス 20 が必要となる問題点や、マイクロストリップ線路を構成 するための誘電体にポリイミド (ε = 3.5), SiO 2 (ε=4)など誘電率の低い材料が使用されるため、 GaAsよりも実効誘電率が低く、伝送線路を構成する には不適切であるという問題点もあった。

【0010】また、第3の従来技術にあっては、高抵抗 シリコン基板上にコプレナ線路を設けた構造でかつシリ コン (ε = 11.7) とコプレナ線路がショートキー接 触しないように薄いSiN(ε=4)を配置し、さらに シリコンとSiN界面にキャリア蓄積層が形成されるの 30 体チップから構成されるものである。 を回避するために接地導体と中心導体間のSiNを除去 している。しかし、伝送線路はシリコンの上に誘電率の 低い誘電体を介しているため、その実効誘電率はシリコ ン単体のそれより小さくなってしまうという問題点があ った。さらに、伝送線路の安定性を考慮してSiNなど のパッシベーション膜を付けた場合、キャリア蓄積層が 形成されることが懸念される。

【0011】本発明は、上記に鑑みてなされたものであ って,経済的に有利なシリコンを伝送線路用誘電体とし て使用する際に、半導体チップとの接続が容易で、実効 40 【0018】また、請求項4に係る誘電基板にあって 誘電率を低下させない誘電体構造とし、より高付加価値 のハイブリッド集積回路を実現することを目的とする。

[0012]

【課題を解決するための手段】上記の目的を達成するた めに、請求項1に係る誘電基板にあっては、化合物半導 体上に高周波回路を形成し、他の伝送線路を高抵抗半導 体に形成するハイブリット型集積回路の誘電基板におい て,前記高抵抗半導体基板の表面に非晶質化層を形成し たものである。

【0013】すなわち、高抵抗半導体基板の表面を非晶 50 ンで構成するものである。

質化してなる誘電体基板とすることにより、非晶質化表 面に形成する伝送線路、好ましくはコブレナ線路の金属 と半導体基板がショートキー接触することがなく、かつ 半導体を非晶質化するため、SiN膜で同様な効果を実 現した場合に問題となるキャリア蓄積効果の不具合を回 避することができる。

【0014】また、請求項2に係る誘電基板を用いた高 周波回路にあっては、高抵抗半導体基板の表面に非晶質 化層を形成し、該非晶質化層の表面に伝送線路を形成し た誘電体基板と,少なくとも1つ以上の能動素子および 受動素子からなる集積回路と、を電気的に接続・形成し た半導体チップから構成されるものである。

【0015】すなわち、高抵抗半導体基板の表面に非晶 質化層に形成し、該非晶質化層の表面に伝送線路を形成 した誘電体基板と,少なくとも1つ以上の能動素子およ び受動素子からなる集積回路と、を電気的に接続・形成 した半導体チップから構成した高周波回路とすることに より,多くの面積を必要とする伝送線路や受動部品を低 コストのシリコンを用いた誘電体基板に形成し、高速な デバイスはGaAsなどの化合物半導体チップ内に機能 を分離して形成し、誘電体表面で電気的に接続すること により、経済性に優れた髙周波回路が実現する。

【0016】また、請求項3に係る誘電基板を用いた高 周波回路にあっては、高抵抗半導体基板表面の一部に少 なくとも1つ以上の能動素子および受動素子からなる集 積回路を形成し、前記集積回路以外の表面に非晶質層を 形成し、該非晶質化層の表面に伝送線路を形成した誘電 体基板と,少なくとも1つ以上の能動素子および受動素 子からなる集積回路と、を電気的に接続・形成した半導

【0017】すなわち、高抵抗半導体基板表面の一部に 少なくとも1つ以上の能動素子および受動素子からなる 集積回路を形成し、集積回路以外の表面を非晶質化し、 該非晶質化した表面に伝送線路を形成した誘電体基板 と、少なくとも1つ以上の能動素子および受動素子から なる集積回路と、を電気的に接続・形成した半導体チッ プから構成した高周波回路とすることにより、シリコン からなる誘電体基板内の結晶領域に他の集積回路を形成 することで,より高機能な高周波回路が実現する。

は、前記高抵抗半導体基板は、シリコンで構成するもの である。

【0019】すなわち、高抵抗半導体基板にシリコンを 用いることにより、誘電率が大きく、かつ大面積で表面 性に優れ,しかも従来の半導体プロセスが可能で,かつ 低コストの誘電体基板を提供することにより,経済性が 向上する。

【0020】また、請求項5に係る誘電基板を用いた高 周波回路にあっては、前記高抵抗半導体基板は、シリコ

【0021】すなわち,高抵抗半導体基板にシリコンを 用いることにより、誘電率が大きく、かつ大面積で表面 性に優れ、しかも従来の半導体プロセスが可能で、かつ 低コストの誘電体基板を使用することにより、経済性が 向上する。

【0022】また、請求項6に係る誘電基板を用いた高 周波回路にあっては、前記誘電体基板と半導体チップ間 をバンブ実装で電気的接続し、かつ前記誘電体基板と前 記半導体チップの伝送線路がコプレナ線路とするもので ある。

【0023】すなわち、誘電体基板と前記半導体チップ 間をバンブ実装で電気的接続し,かつ前記誘電体基板と 半導体チップの伝送線路がコプレナ線路とすることによ り、接続部分の距離を短縮することが可能で、かつ挿入 損失が低減され、高信頼性の高周波回路が実現する。

【0024】また,請求項7に係る誘電基板にあって は、前記非晶質化層は、イオン注入法を用いて形成する ものである。

【0025】すなわち、イオン注入法を用いて高抵抗半 導体基板の表面を非晶質層とすることにより、非晶質化 20 が制御よく行え、さらにマスクにより部分的に非晶質化 することも可能となる。

【0026】また、請求項8に係る誘電基板を用いた高 周波回路にあっては、前記非晶質化層は、イオン注入法 を用いて形成するものである。

【0027】すなわち、イオン注入法を用いて高抵抗半 導体基板の表面を非晶質層とすることにより,非晶質化 が制御よく行え、さらにマスクにより部分的に非晶質化 することも可能となる。

【0028】また、請求項9に係る誘電基板にあって は、前記非晶質化層の表面の誘電率が、前記高抵抗半導 体基板に対して大きくするものである。

【0029】すなわち、イオン注入量(ドーズ量)を制 御することにより、非晶質化層の誘電率が高抵抗半導体 基板の誘電率に対して大きくすることが可能となり、そ の結果、シリコンを非晶質化した誘電体基板に伝送線路 を形成した場合、実行誘電率はシリコン単体での実行誘 電率よりも増加させることが可能で、伝送線路の縮小化 も可能となる。

【0030】また,請求項10に係る誘電基板を用いた 40 高周波回路にあっては、前記非晶質化層の表面の誘電率 が,前記髙抵抗半導体基板に対して大きくするものであ る。

【0031】すなわち、イオン注入量(ドーズ量)を制 御することにより、非晶質化層の誘電率が高抵抗半導体 基板の誘電率に対しておおくくすることが可能となり、 その結果、シリコンを非晶質化した誘電体基板に伝送線 路を形成した場合、実行誘電率はシリコン単体での実行 誘電率よりも増加させることが可能で、伝送線路の縮小 化も可能となる。

[0032] 【発明の実施の形態】以下,本発明の誘電体基板および

誘電体基板を用いた高周波回路について添付図面を参照 し、詳細に説明する。

【0033】〔背景〕シリコンは化合物半導体のように 半絶縁基板が作れないため誘電体基板としてはあまり使 用されることがなかった。そこで、シリコンを使用する 場合、シリコンと伝送線路の金属との間に絶縁膜を形成 することが行われている。だが、この方法では、(1) 10 絶縁膜とシリコンの界面に発生する蓄積層の効果で損失 が大きい, (2)絶縁層としてシリコンより誘電率の低 いSiNなどを使用するため、伝送線路の実効誘電率が 低下し、回路規模が大きくなる、といった不具合があ る。しかし、一方で、シリコンは誘電率が11.7とG aAsの12. 9並みの高い誘電率であること、および 周知の如く6インチ以上の基板を低コストで入手できる こと、さらに従来のシリコン集積回路が実現できるなど の利点がある。そこで、この実施の形態では、以下に述 べるようにシリコンを用い、その表面に絶縁層を形成す る例について説明する。

【0034】〔Arドーズ量と屈折率との関係〕半導体 結晶をイオンを注入したときに、その表面が非晶質化 (不導体化)することを利用し,シリコン上に絶縁層を 形成する方法がある。この特性を図1に示す。図1は, シリコンにAェイオンを150keVで注入した場合に おけるドーズ量と屈折率との関係を示すグラフである。 これはシリコンにAェイオンを150keVで注入した ときに、そのドーズ量(cm゚゚)と表面注入層の屈折率 (n)変化をエリプソメーター(偏光解析装置)を用い 30 て測定した結果を示したものである。

【0035】図1から明らかなように,ドーズ量が1. E+15 (cm⁻²)以上注入した場合の屈折率は、Ar イオンを注入する前のシリコンの屈折率4.04から 4. 5程度まで、その注入量に応じて増加し、その後飽 和する。屈折率が増加することは,同時に注入層の誘電 率も増加していることを示している。つまり、注入層の 厚みは0.4から0.45μm程度で,加速電圧により 容易に制御できることを表している。なお,この非晶質 とシリコン界面には非常に多くの界面準位密度になって おり、蓄積層が形成されることはない。

【0036】〔実施の形態1〕図2は,実施の形態1に 係り、シリコン層に絶縁層(非晶質)を形成する工程 (a,b),および伝送線路として中心導体と接地導体) からなるコプレナ線路を形成した誘電体基板の断面構成 を示す説明図である。まず、(図2(a))に示す如 く, 1000Ω c m以上のシリコンウェハー201の表 面にArイオンを150keVでドーズ量2. E+15 (cm゚゚),室温環境という各条件のもとで注入する。 【0037】その結果、(図2(b))に示す如く、半

50 導体表面には、厚さ O. 4 μ m程度の非晶質シリコン層

る。なお、207はSiO:である。

202が形成される。そして、この工程により、伝送線 路として中心導体203と接地導体204からなるコブ レナ線路を形成した誘電体基板が得られる(図2(c) 参照)。この非晶質シリコン層202の比誘電率を予想 すれば約20であり、結晶シリコンの誘電率(11. 7) の1. 7倍であると考えられる。したがって、従来 のようにシリコン上にSiN(ε=4程度)を堆積した 誘電体基板の実効誘電率がシリコンの誘電率よりも小さ くなってしまうことがなく,反対に実効誘電率を高くす ることが可能になるので、回路規模の小型化が実現す る。

【0038】〔実施の形態2〕図3は、実施の形態2に 係る高周波回路の構成例を示す説明図である。まず、前 述と同様に、シリコンウェハー201の表面にAェイオ ンをドーズ量2. E+15 (cm²) 注入し, シリコン ウェハー201の表面に非晶質シリコン層202を形成 する。次に,半導体ホトリシ技術と金の電界メッキを用 い、コプレナ線路および受動素子を基板表面に形成す る。

ンジスタを含む半導体チップ205を表面にダイボンド する。さらに、基板上のコプレナ線路の中心導体203 と化合物半導体チップ205上のパッド間をワイヤー2 06で接続し、高周波回路を形成する。

【0040】したがって、周波数の低い領域でのコプレ ナ線路および大面積を必要とする受動素子を低コストの シリコン基板上に形成し、化合物半導体でしか実現する ことのできない高周波回路は高価な化合物半導体による 半導体チップ205に、というように機能を分離して形 成することにより、低コストの回路を実現することがで 30 く、かつ半導体を非晶質化するため、SiN膜で同様な きる。

【0041】また、伝送線路にコプレナ線路を採用する ことにより、マイクロストリップ線路において必要なス ルーホールを形成する必要もなく,図3の半導体チップ 205と線路の接続にフリップチップボンディングする ことが容易に行えるので、損失の少ない信頼性の高い高 周波回路が実現する。

【0042】 [実施の形態3] 図4は, 実施の形態に係 る高周波回路の構成例を示す説明図である。シリコンウ ェハー201には予め所望とする電気回路が集積化され 40 ており、その後、上記電気回路の部分をマスクしてAr イオンを2. E+15 c m⁻¹ 注入し, 露出したシリコン 表面を非晶質化し、非晶質化シリコン層202を形成す る。なお、図4では、説明を簡略化するために、シリコ ンウェハー201上の集積回路としてp型拡散層208 の中に、n型拡散層からなるソース209とドレイン2 10とゲート211からなるMOSFET(metal oxide semiconductor fiel d effect transistor:金属酸化膜 半導体で作った電界効果型トランジスタ)が示されてい 50

【0043】次に、半導体ホトリシ技術と金の電界メッ キを用い、コプレナ線路および受動素子を基板表面に形 成する。続いて、化合物半導体からなる高周波トランジ スタを含む半導体チップ205を表面にダイボンドす

る。さらに、シリコン基板上および半導体チップ上のパ ッド間をワイヤー206で接続し、高周波回路を形成す る。

【0044】したがって、周波数の低い領域でのコプレ 10 ナ線路および大面積を必要とする受動素子を低コストの シリコン基板上に形成し、化合物半導体でしか実現する ことのできない高周波回路は高価な化合物半導体を用い た半導体チップ205に、というように機能を分離して 形成するので、低コストの回路を実現することができ、 しかも、シリコン基板に低周波信号処理回路を作り込む ことにより、より高機能の高周波回路を実現することが できる。

【0045】さらに、伝送線路にコプレナ線路を採用す ることにより、マイクロストリップ線路において必要な 【0039】続いて、化合物半導体からなる高周波トラ 20 スルーホールを形成する必要もなく、図4の半導体チッ プ205と線路の接続にフリップチップボンディングす ることが容易に行えるので、損失の少ない信頼性の高い 高周波回路が実現する。

[0046]

【発明の効果】以上説明したように,本発明に係る誘電 体基板(請求項1)によれば,高抵抗半導体基板の表面 を非晶質化してなる誘電体基板とすることにより、非晶 質化表面に形成する伝送線路、好ましくはコプレナ線路 の金属と半導体基板がショートキー接触することがな 効果を実現した場合に問題となるキャリア蓄積効果の不 具合を回避することができる。

【0047】また、本発明に係る誘電体基板を用いた高 周波回路(請求項2)によれば、高抵抗半導体基板の表 面を非晶質に形成し、該非晶質の表面に伝送線路を形成 した誘電体基板と、少なくとも1つ以上の能動素子およ び受動素子からなる集積回路と、を電気的に接続・形成 した半導体チップから構成した髙周波回路とすることに より、多くの面積を必要とする伝送線路や受動部品を低 コストのシリコンを用いた誘電体基板に形成し、高速な デバイスはGaAsなどの化合物半導体チップ内に機能 を分離して形成し、誘電体表面で電気的に接続するた め、経済性に優れた高周波回路が実現する。

【0048】また,本発明に係る誘電体基板を用いた高 周波回路(請求項3)によれば、高抵抗半導体基板表面 の一部に少なくとも1つ以上の能動素子および受動素子 からなる集積回路を形成し、集積回路以外の表面を非晶 質化し、該非晶質化した表面に伝送線路を形成した誘電 体基板と、少なくとも1つ以上の能動素子および受動素 子からなる集積回路と、を電気的に接続・形成した半導 体チップから構成した髙周波回路とすることにより、シ リコンからなる誘電体基板内の結晶領域に他の集積回路 を形成するため、より髙機能な高周波回路が実現する。

【0049】また,本発明に係る誘電体基板(請求項) 4),誘電体基板を用いた高周波回路(請求項5)によ れば、高抵抗半導体基板にシリコンを用いるので、誘電 率が大きく、かつ大面積で表面性に優れ、しかも従来の 半導体プロセスが可能で、かつ低コストの誘電体基板を 提供することにより、経済性が向上する。

周波回路(請求項6)によれば、誘電体基板と前記半導 体チップ間をバンプ実装で電気的接続し、かつ前記誘電 体基板と半導体チップの伝送線路がコプレナ線路とした ので、接続部分の距離を短縮することが可能で、かつ挿 入損失が低減され,高信頼性の高周波回路が実現する。

【0051】また,本発明に係る誘電体基板(請求項 7),誘電体基板を用いた高周波回路(請求項8)によ れば、イオン注入法を用いて高抵抗半導体基板の表面を 非晶質層としたので、非晶質化が制御よく行え、さらに マスクにより部分的に非晶質化することも可能となる。 20 205 半導体チップ

【0052】また,本発明に係る誘電体基板(請求項) 9),誘電体基板を用いた高周波回路(請求項10)に よれば、イオン注入量(ドーズ量)を制御するため、非 晶質化層の誘電率が高抵抗半導体基板の誘電率に対して 大きくすることが可能となり、その結果、シリコンを非 晶質化した誘電体基板に伝送線路を形成した場合、実行 誘電率はシリコン単体での実行誘電率よりも増加させる

ことが可能で、伝送線路の縮小化も可能となる。

【図面の簡単な説明】

【図1】シリコンにAェイオンを150keVで注入し た場合におけるドーズ量と屈折率との関係を示すグラフ である。

【図2】実施の形態1に係り、シリコン層に絶縁層(非 晶質)を形成する工程(a, b), および伝送線路とし て中心導体と接地導体からなるコプレナ線路を形成した 誘電体基板の断面構成を示す説明図である。

【0050】また、本発明に係る誘電体基板を用いた高 10 【図3】実施の形態2に係る高周波回路の構成例を示す 説明図である。

> 【図4】実施の形態3に係る高周波回路の構成例を示す 説明図である。

【図5】従来の半導体装置の構成を示す説明図である。 【符号の説明】

- 201 シリコンウェハー
- 202 非晶質シリコン層
- 203 中心導体
- 204 接地導体
- - 206 ワイヤー
 - $207 SiO_2$
 - 208 p型拡散層
 - 209 ソース
 - 210 ドレイン
 - 211 ゲート

